- 积分
- 224
- 下载分
- 分
- 威望
- 点
- 原创币
- 点
- 下载
- 次
- 上传
- 次
- 注册时间
- 2014-5-5
- 精华
|
马上注册,获取阅读精华内容及下载权限
您需要 登录 才可以下载或查看,没有帐号?注册
x
型号 戴尔5420
板号 DA0R08MB6E2 REV E2
裸板上电1.2不显,刷了2个BIOS跑码差不多,排除BIOS,全板只缺CPU集显供电。
测量PLTRST#,桥发出的平台复位3.3V已经有了。大概过程是这样色的。
首先桥的11大待机条件正常,晶振起振。触发后桥--总线--PLL--SA等供电正常后,就有了
PWROK APWROK,有了APWROK后,桥会通过CS0#读取BIOS,有了PWROK桥会开漏输出
DRAMPWROK给CPU通知CPU内存模块供电正常,BIOS正常读取后,桥发出PROCPWRGD给
CPU表示CPU的非核心电压OK,当CPU收到PROCPWRGD后,CPU发出SVID给CPU供电芯片,
用于开启CPU核心供电,CPU供电正常后,由CPU的供电芯片发出3.3V高电平PG经过电路转
换送给PCH桥SYS_PWROK表示CPU核心供电OK用于PCH发出PLTRST#的条件之一。然后桥
发出平台复位PLTRST#给各芯片、插槽,同时进过转换(一般是串联分压1.1V)作为CPU
复位。CPU得到复位后,通过DMI总线到桥,桥在通过SPI总线读取BIOS。开始自检跑码。自
检过内存后,CPU再次发出SVID给CPU供电芯片,控制输出VAXG集显供电。
桥已经发出平台复位,那应该是挡内存了,测量内存的主供电 1.5V、VTT 供电 0.75V、
VREF 供电 0.75V、SPD 码片供电 3.3V、SM 总线上拉电压 3.3V、内存控制器 1.5V 供电
等等都正常,打了一下波波,桥通过SM总线读取内存信息了。
当测到ODT时发现了问题,只有0.1V,内存控制内部的终结电阻,用于内存数据总线的阻抗匹配,
减少信号反射现象。这个信号在内存插槽 116/120 脚测量,是个 0.7V 左右的电平,当这个信号为
低时,内存控制器无法驱动信号,将会出现档内存现象。
CPU发给内存插槽的。那就先换个CPU试试呗,再次上电测量电压0.89.接屏亮机了。我去,搞了半天CPU坏了。
|
评分
-
查看全部评分
|