- 积分
- 164
- 下载分
- 分
- 威望
- 点
- 原创币
- 点
- 下载
- 次
- 上传
- 次
- 注册时间
- 2014-11-29
- 精华
|
234#
发表于 2014-12-13 08:15:43
|
只看该作者
来自: 河南 来自 河南
本帖最后由 苍茫云海 于 2014-12-13 08:38 编辑
内存供电中的U7的7脚DDR EN怎么能和Q42的G极相连呢?不是VCC BOOT 和EN正常后U7才会交替导通UG和LG的吗?在U7的UG输出高电平前,DDR EN应为低电平的,难道它是低电平开启EN的吗?另外能详细解释一下U7(ISL6545)各脚供电、信号的由来和工作时序吗? |
|