上电时序

会员792321

谁有英业达的上电时序，求发一个

会员897945

我也在找啊，最近修一台英业达代工的机器烦啊

会员707544

时序内容：+VBATR-->CPURST#,保护隔离与充放电部分见惠普4416s保护隔离与充放电原理分析 1 +VBATR输入到芯片TPS51125 16脚，芯片得到主供电后，输出+3VAL与+5VAL两路线性电压；  2 +V_RTC +3VAL经过二极管D25后，转换成+V_RTC，为南桥的RTC电路供电；  3 EC供电输入，+3VAL给EC供电，+V_RTC为EC的RTC电路供电  4 ADP_PRES与KBC_PW_ON 充放电芯片发出的电源好信号ADP_PRES发给EC，指示适配器已经插入，EC发出KBC_PW_ON;没有经过实际测量，不过按照常规设计思路去分析，使用电池时为了节约电力，待机时是不会有BUCK降压电路工作的。所以，电池待机时，KBC_PW_ON信号不会发出。当EC检测到适配器的插入信号后（ADP_PRES），发出KBC_PW_ON;  5 KBC_PW_ON信号发送到Q54 2脚，使Q54内部上面的Nmos导通；  6 VCC1_POR#_3 +3VAL与+5VAL为温度保护电路供电，在电路正常时，VCC1_POR#_3输出高电平，控制上面的Q54下面的Nmos导通；当Q54内部两个mos全部导通后，拉低Q53 2脚与5脚，Q53截止，进而开启BUCK电路，开启+3VA与+5VA，+3VA与+5VA正常后，TPS51125发出电源好：RSMRST#（开漏输出）  7 PWR_SWIN#_3机主按下开机按键，发出开机触发信号PWR_SWIN#_3  一路发给EC，EC得到触发信号后，发出高电平RSMRST#给南桥（这里不能完全确定，有的设计是待机时RSMRST#为高电平，有的是按下开机按键后变为高电平发给南桥）； 一路经过Q77转换成PWR_SWIN2#_3,发出一个上升沿信号给南桥； （BATLOW#为EC发给南桥的电池电量低信号，南桥要开机触发，这个信号不能为低电平）  8 SLP_S3#_3R,SLP_S4#_3R,SLP_S5#_3R 南桥收到PWRBTN#的上升沿信号后，在实时时钟正常，BATLOW#高电平，VCCSUS供电正常时，输出SLP_S3#_3R,SLP_S4#_3R,SLP_S5#_3R  9 SLP_S3#_3R SLP_S3#_3R信号开启VCCP,+VDD_CORE，+V1.5S,发给EC；SLP_S4#_3R信号开启+V1.8，+V0.9S, SLP_S5#_3R信号开启USB供电+V5A_USB  10 PWR_GOOD_3 以上电压正常发出后，各个供电芯片产生的电源好信号转换成PWR_GOOD_3  11 开启CPU供电 PWR_GOOD_3一路发给EC，一路发给CPU供电芯片TPS51620,开启CPU核心供电  12 PM_PWROK CPU供电芯片工作正常后，TPS51620发出高电平PM_PWROK信号,一路发给EC，一路发给北桥，一路发给南桥；发出低电平VR_PWRGD_CK505#,转换成VRM_PWRGD给南桥；  13 PLTRST#与H_PWRGD 南桥得到上面的信号后，发出高电平PLTRST#给北桥，北桥得到PLTRST#信号与上面CPU供电发出的电源好信号后，发出H_CPURST#给CPU; 发出H_PWRGD信号给CPU。  14 H_CPURST# CPU得到南桥的H_PWRGD与北桥的H_CPURST#信号后，开始通过FSB到北桥--》DMI到南桥--》LPC到EC--》SPI到BIOS  这样一个路径去读取BIOS信息。

会员707544

时序内容：+VBATR-->CPURST#,保护隔离与充放电部分见惠普4416s保护隔离与充放电原理分析 1 +VBATR输入到芯片TPS51125 16脚，芯片得到主供电后，输出+3VAL与+5VAL两路线性电压；  2 +V_RTC +3VAL经过二极管D25后，转换成+V_RTC，为南桥的RTC电路供电；  3 EC供电输入，+3VAL给EC供电，+V_RTC为EC的RTC电路供电  4 ADP_PRES与KBC_PW_ON 充放电芯片发出的电源好信号ADP_PRES发给EC，指示适配器已经插入，EC发出KBC_PW_ON;没有经过实际测量，不过按照常规设计思路去分析，使用电池时为了节约电力，待机时是不会有BUCK降压电路工作的。所以，电池待机时，KBC_PW_ON信号不会发出。当EC检测到适配器的插入信号后（ADP_PRES），发出KBC_PW_ON;  5 KBC_PW_ON信号发送到Q54 2脚，使Q54内部上面的Nmos导通；  6 VCC1_POR#_3 +3VAL与+5VAL为温度保护电路供电，在电路正常时，VCC1_POR#_3输出高电平，控制上面的Q54下面的Nmos导通；当Q54内部两个mos全部导通后，拉低Q53 2脚与5脚，Q53截止，进而开启BUCK电路，开启+3VA与+5VA，+3VA与+5VA正常后，TPS51125发出电源好：RSMRST#（开漏输出）  7 PWR_SWIN#_3机主按下开机按键，发出开机触发信号PWR_SWIN#_3  一路发给EC，EC得到触发信号后，发出高电平RSMRST#给南桥（这里不能完全确定，有的设计是待机时RSMRST#为高电平，有的是按下开机按键后变为高电平发给南桥）； 一路经过Q77转换成PWR_SWIN2#_3,发出一个上升沿信号给南桥； （BATLOW#为EC发给南桥的电池电量低信号，南桥要开机触发，这个信号不能为低电平）  8 SLP_S3#_3R,SLP_S4#_3R,SLP_S5#_3R 南桥收到PWRBTN#的上升沿信号后，在实时时钟正常，BATLOW#高电平，VCCSUS供电正常时，输出SLP_S3#_3R,SLP_S4#_3R,SLP_S5#_3R  9 SLP_S3#_3R SLP_S3#_3R信号开启VCCP,+VDD_CORE，+V1.5S,发给EC；SLP_S4#_3R信号开启+V1.8，+V0.9S, SLP_S5#_3R信号开启USB供电+V5A_USB  10 PWR_GOOD_3 以上电压正常发出后，各个供电芯片产生的电源好信号转换成PWR_GOOD_3  11 开启CPU供电 PWR_GOOD_3一路发给EC，一路发给CPU供电芯片TPS51620,开启CPU核心供电  12 PM_PWROK CPU供电芯片工作正常后，TPS51620发出高电平PM_PWROK信号,一路发给EC，一路发给北桥，一路发给南桥；发出低电平VR_PWRGD_CK505#,转换成VRM_PWRGD给南桥；  13 PLTRST#与H_PWRGD 南桥得到上面的信号后，发出高电平PLTRST#给北桥，北桥得到PLTRST#信号与上面CPU供电发出的电源好信号后，发出H_CPURST#给CPU; 发出H_PWRGD信号给CPU。  14 H_CPURST# CPU得到南桥的H_PWRGD与北桥的H_CPURST#信号后，开始通过FSB到北桥--》DMI到南桥--》LPC到EC--》SPI到BIOS  这样一个路径去读取BIOS信息。

会员707544

这估计就是你找的时序吧