关于芯片内部的一些图示疑问

会员34709 · 发表于 2012-10-30 09:01:56

马上注册，获取阅读精华内容及下载权限

您需要登录才可以下载或查看，没有帐号？注册

x

谁对电子比较精通？
大家都知道一些芯片内部的PG脚什么的都是开漏输出，
比如下图

登录/注册后看高清大图

PGOOD3和PGOOD5都要为高电平时，PGOOD才会开漏输出，可它为什么要画成类似于耗尽型P沟道的符号呢？

又如下图，明明要低电平导通OUT3--->LDO3，为什么要画成耗尽型N沟道的符号？

登录/注册后看高清大图

我知道它内部应该不是一个单独的管子，但为什么它会画成这样的符号。肯请高人解答。重奖
我就是这样，不懂就要问。

会员544111 · 发表于 2012-10-30 09:16:17

本帖最后由 Weidian 于 2012-10-30 09:18 编辑

芯片的内部结构与原理是一定的，而相对应的内部逻辑框图却可以千变万化，甚至说我们自己也可以给他出一张逻辑图，只不过我们出的可能没有厂家出的那样漂亮。但其目的终究是要保证在不泄露芯片实际电路的情况下让人直观理解芯片动作原理。像图中的那个场管，我们也可以把它改成三极管或者其他什么元件，只要能达到最终输出相应信号或达到相应电压转变即可。
这是我的理解，楼主以为如何？

会员34709 · 发表于 2012-10-30 10:32:36

Weidian 发表于 2012-10-30 09:16

登录/注册后看高清大图

芯片的内部结构与原理是一定的，而相对应的内部逻辑框图却可以千变万化，甚至说我们自己也可以给他出一张逻 ...

逻辑关系通过看手册的其他部分可以明白，
我问的是，这个内部结构图的这个类似于场管的东西，到底有没有哪种场管长这样？而且还要逻辑关系对的上

会员35306 · 发表于 2012-10-30 10:42:03

请高手来解答，这样的问题以前很少有人提出来，我们看不懂也就算了，说出来怕人笑话{:soso_e154:}

会员677534 · 发表于 2012-10-30 10:51:05

问得很好，我也不懂，知道答案记得告诉我

会员544111 · 发表于 2012-10-30 11:08:03

月饼发表于 2012-10-30 10:32

登录/注册后看高清大图

逻辑关系通过看手册的其他部分可以明白，
我问的是，这个内部结构图的这个类似于场管的东西，到底有没有 ...

要是单看它的符号，确实是没有任何一个场馆是这样。如果他是结型，那控制端应该画在G极一端，如果他是绝缘栅型中的耗尽型，那他箭头不应该出现在D或S极中的任意一极上。你不说我还真没觉察到，我一直把他认为是一种增强型场管。要说为什么厂家要把它画成这样，我也有点挠头。。。有可能是他们图简便吧，反正能领会大意就行了。到底有没有他们画的那样的东西，我也不确定，反正目前为止，没有哪一个场管厂商把自己的场管标识成那么个样子。。。
一直没注意，这还真是个纠结的问题；一起求答案吧。

会员517498 · 发表于 2012-10-30 11:47:05

本帖最后由周旋于 2012-10-30 12:07 编辑

可轮到我说话了，咔咔，嗯，开漏输出一般都要外接上拉电压的，也可以这样理解也就是在正常工作时内部场管是截止状态这样通过上拉电压才有高电平输出，也就是说内部用的就是耗尽型场管图实物是一一对应的。至于采用耗尽型场管可能是看重这种场管在不工作的环境中的导通特性。就是在电源关闭状态下能够把线路中的窜扰信号拉地起到保护作用。我的理解，你要拍砖，就放马过来吧，呵呵！

会员34709 · 发表于 2012-10-30 11:51:39

周旋发表于 2012-10-30 11:47

登录/注册后看高清大图

可轮到我说话了，咔咔，嗯，开漏输出都要外接上拉电压的，也可以这样理解也就是在正常工作时内部场管是截止 ...

既然你说是耗尽型N沟道，那么第2个图，如何实现EN3为低时，控制OUT流向LDO EN3为高时，控制OUT和LDO不导通

会员517498 · 发表于 2012-10-30 12:06:21

第一个图按我的理解可以解释通任何一路不正常都不会有pg信号，第二个图虽然out3=负极，但仍然被箝位在3伏左右，因为负极高于2.91，虽然场管截止，但en3控制信号同时消失。

会员495224 · 发表于 2012-10-30 12:15:24

我觉得是制造商在做这个芯片时，把芯片上的某个功能做成类似于耗尽型MOS管的功能，并且逻辑上相当的。实际上很少在集成芯片上单独制做一个MOS管，都是复合型的器件，因而图纸也和单独表现的不一样。

会员517498 · 发表于 2012-10-30 12:16:06

月饼发表于 2012-10-30 11:51

登录/注册后看高清大图

既然你说是耗尽型N沟道，那么第2个图，如何实现EN3为低时，控制OUT流向LDO ...

老大，我看en3图上标的为高电平有效，应该是高电平导通，低电平截止吧。

会员34709 · 发表于 2012-10-30 12:51:21

周旋发表于 2012-10-30 12:16

登录/注册后看高清大图

老大，我看en3图上标的为高电平有效，应该是高电平导通，低电平截止吧。

OUT电压低于2.91时，en3 为高，控制LDO输出
OUT电压高于2.91时，EN3为低，控制OUT转到LDO

会员34709 · 发表于 2012-10-30 12:52:46

荷尖上的蜻蜓发表于 2012-10-30 12:15

登录/注册后看高清大图

我觉得是制造商在做这个芯片时，把芯片上的某个功能做成类似于耗尽型MOS管的功能，并且逻辑上相当的。实际上 ...

这是肯定的。芯片内部不可能就那几个元件，但不知厂家为何画个那种图。呵呵问题在这~

会员517498 · 发表于 2012-10-30 15:24:55

月饼发表于 2012-10-30 12:51

登录/注册后看高清大图

OUT电压低于2.91时，en3 为高，控制LDO输出
OUT电压高于2.91时，EN3为低，控制OUT转到LDO

第一个图我觉得我的分析还是成立的，第二个嘛，有点二，呵呵。哥要给力给一半分，俺不嫌少，哈哈哈，

会员461920 · 发表于 2012-10-30 18:32:54

大虾说完了，小虾发下浅谈，看明白月饼老大不是看不明白图，是纠结于元件符号，这个其实没法深究的，明白原理就好，有些厂家基于某种目的或某画图人士脑袋抽筋，弄成这样也不奇怪。

会员34709 · 发表于 2012-10-30 19:43:50

春湾扬洲电脑发表于 2012-10-30 18:32

登录/注册后看高清大图

大虾说完了，小虾发下浅谈，看明白月饼老大不是看不明白图，是纠结于元件符号，这个其实没法深究的，明白 ...

脑抽筋。。。这解释也太。。。跟我一样啊哈哈

关于芯片内部的一些图示疑问

马上注册，获取阅读精华内容及下载权限

点评

评分

点评

点评

点评

评分

点评

点评

评分

点评

评分

点评

点评

浏览过的版块