ADP3205 15脚 CLK_ENABLE 信号不变成低电平

会员1696 · 发表于 2009-12-6 11:54:56

您需要登录才可以下载或查看，没有帐号？注册

x

IBM X31 ADP3205 15脚 CLK_ENABLE 信号不变成低电平核心cpu供电已经有了。1.15V左右发给南桥的PWrGD信号已经有唯独启动时钟的信号没有。。请教高手是什么问题。、、

会员194526 · 发表于 2009-12-6 12:09:26

看看BIOS 有问题吗和IO问题呢

会员1696 · 发表于 2009-12-6 12:26:45

楼上的纯属扯淡。。时钟都没有和BIOS有什么关系

会员1696 · 发表于 2009-12-6 12:34:03

顶起来啊高手帮忙解答啊
现在把ADP3205 15脚悬空机器就可以启动了为什么cpu供电有了 15脚的CLK_ENABLE不变成低电平呢

会员44761 · 发表于 2009-12-6 13:34:49

15脚的CLK_ENABLE不变成低电平，，注意看图一下。。。有的CPU芯片只是要一个跳变选中芯片后才能出来电。。