马上注册，获取阅读精华内容及下载权限
您需要 登录 才可以下载或查看，没有帐号？注册
x
Intel 8系时序学习 华硕B85-PROGAMER ver:1.01主板时序及相关电路描述 每一块主板开机都必须遵照其所属平台的时序规定一步步进行，弄明白每一类主板的上电时序、能够分析各部分电路的机理，是维修的基础。
图1 Intel 8系列芯片组标准时序 一、主板装入电池
1.CMOS电路
CMOS电路是主板上最先开始工作的电路。在主板上，CMOS是PCH中的一个存储器，其中存储日期、时间、硬盘参数等计算机的配置信息，这些信息在主板第一次开机过程中被配置并保存，所以首次开机会相对慢一点儿；如果硬件没有变动，第二次开机就不需要再配置了，启动便会较快。给CMOS供电的电路、CMOS存储器、保持日期和时间信息实时更新的RTC电路，可以统称为CMOS电路。CMOS电路需要一直有2.7V以上的直流供电才能正常运行，CMOS供电有两个来源：一个是板载电池，一个是由ATX电源提供的5VSB转换得到的3.3VSB。
图 2 CMOS电路示意图 2. RTC电路时序说明+BAT_3V来自板载电池或者+3VSB_ATX。 ① +BAT_3V，①与桥的VCCRTC脚位直连，给桥内部CMOS模块持续供电；②与IO芯片NCT6791D的99脚直连，为IO高级睡眠状态控制模块供电。注：Advanced Sleep State Control (ASSC) Function 高级（相较于ACPI）睡眠状态控制功能，用于控制S3或S5状态下的系统电源。 ② +BAT_3V经过电阻SR121，改名为S_SRTCRST#，复位桥内部的ME模块。 +BAT_3V经过跳线排针CLRTC 的1、2脚，改名为S_RTCRST#_R ，再经过电阻SR119改名为S_RTCRST#，给桥内部CMOS单片机复位（低电平时清除CMOS存储器中的原有配置信息）。 +BAT_3V经过电阻SR75，改名为S_INTVRMEN（Internal Voltage Regulation Model Enable的简写），给PCH内部的1.05VME电压调节模块送去开启信号。如果此信号被设定为低电平，那么桥就一定不提供内部的1.05V ME电压转换功能，而需要外供1.05V ME电压。 +BAT_3V经过电阻SR71，改名为S_INTRUDER_HDR（机箱入侵检测信号），机箱被打开后，该信号被置为低电平，蜂鸣器发出告警声。 +BAT_3V经过电阻SR74，改名为S_DSWVRMEN，给桥内深度睡眠功能模块的1.05V稳压器送去开启信号。如果S_DSWVRMEN被设定为低电平，则桥需要外部提供1.05V的深度睡眠待机电压。4代主板采用，6-13代主板都已不再采用。 ③ 桥的VCCRTC脚获得3V左右的+BAT_3V 供电后，RTC子电路开始工作，产生32.768KHZ频率，为主板提供计时。SX1为晶体振荡器，SR3为反馈电阻（10M欧），SC1和SC2为谐振电容（都是10pf，分别连接反馈电阻的其中一端），这些元件与南桥中的反相器组成一个皮尔斯振荡器。
二、主板插入ATX电源后，待机电路工作，桥复位
1. +3VSB待机电路时序总述ATX电源得到市电后，其第9针（紫色线）便能够产生5V电压，此电压被称为+5VSB；而后，ATX电源的内部控制电路也会在第16针（绿色线PSON）上产生5V的电压，绿色线上电压如果被拉低，ATX电源便会输出各路供电。 当主板插入ATX电源后，+5VSB_ATX经过PC305、PC300两个贴片电容滤波后，送入PU300的第3脚，经过PU300内部调整后，在第2脚输出3.3V，改名为+3VSB_ATX. PU300是个线性稳压器GS1185LDF（LDO，封装形式TO-252），其第1脚为输出电压调整脚P_3VSB_ATX_ADJ_10（Adjust，调整），从其第2脚输出的3.3V电压再经PR300(1.15K欧)和PR301(2K欧)分压后送入第1脚，PU300根据1脚传入的这个电压再对2脚输出的电压进行微调，以便输出更加精确的电压。正常情况下，1脚电压在2.18V左右。 不同主板采用的线性稳压器也不同，维修时可以使用点位图，从ATX电源座的第9脚入手找到这个芯片。有的故障表现为这个产生3.3VSB电压的LDO芯片（线性稳压器）发烫，这种故障，这个LDO大多是没有损坏的，其发烫往往是下级电路有短路或者接近短路而过流导致的。
+3VSB_ATX直接送入IO（ NCT6791D）的46脚和85脚，为IO内部的待机电路供电。
图 4 5VSB→3VSB转换电路
图5 待机电路示意图 ④ VCCDSW3_3（深度睡眠3.3V供电）：+3VSB_ATX送入PQ301（P沟道MOS管）的S极，PQ301的栅极名为P_+3VSB_SW_10，意思是控制向PCH送+3VSB电压的开关，栅极电压受控于IO芯片NCT6791D的第70脚O_DEEPS5，当“（O_DEEPS5上的电压）-（+3VSB_ATX）”≦-0.4V时，PQ301便导通，在D极送出+3VSB，+3VSB 经0欧姆电阻S1R1550后，改名为+3VSB_ERP送入南桥共3个名称以VCCDSW3_3开头的针脚。 注： 高级睡眠状态控制（ASSC）功能，是在ACPI基础上增加的一个新的节能状态DeeperSleeping State（本主板命名为O_DEEPS5），在这个状态下，主板上的5VSB被关闭，但是+3V保持供电。如果在BIOS中启用了该功能，O_DEEPS5上的电压在深度休眠状态下为3.3V，在S0、S1、S2、S3、S4、S5状态下皆为0。如果在BIOS中禁用了该功能，O_DEEPS5上的电压在任何状态下皆为0。所以在待机状态（即S5状态，而非DEEEPS5状态）下，PQ301的G极电压为0V，那么PQ301导通。参见“图 4 5VSB→3VSB转换电路”。此仅为个人理解。 同时，+3VSB_ERP从ORN214排阻的第6脚传到第5脚，改名为O_RSMRST#，传入IO的101脚（O_RSMRST#），复位IO的睡眠唤醒功能。 ⑤ DPWROK（深度睡眠供电好）: +3VSB_ERP经ORN214排阻，改名为O_RSMRST#后，还经0欧姆电阻SR142传入PCH 的DPWROK脚（信号名称S_DPWROK）。 ⑥ SLP_SUS#：PCH发给IO的信号（3.3V），令IO开启PCH的VCCSUS3_3供电（主待机供电）。不支持深度睡眠时，SLP_SUS#悬空。本机未采用此信号，而是将VCCSUS3_3与VCCDSW3_3的控制权交给了IO的O_DEEPS5（70脚）。 ⑦ VCCSUS3_3：本主板与VCCDSW3_3采用了相同的供电电路，都由+3VSB_ERP 供电，PCH共有9个VCCSUS3_3开头命名的针脚，为南桥在待机状态下的各种睡眠状态功能供电。 ⑧ RSMRST#: +3VSB_ERP经ORN214排阻，改名为O_RSMRST#后，还传入PCH的RSMRST脚，复位南桥的睡眠唤醒功能，以便等候开机。Resume Reset（重新开始，复位），该信号由IO产生并送往PCH，它的功能是复位南桥内部集成的电源管理逻辑电路（ACPI控制器）。当RSMRST＃为低时，ICH内部寄存器中表示供电状态的Power Failure值会被设为1，这意味着南桥认为主板此刻的待机供电不正常，就无法触发（RSMRST#信号也可以理解为IO将“待机电压正常”告知南桥芯片的信号）。RSMRST#可以在I/O、集成网卡等元件上量测得到，高为正常。实际维修中，RMSRST#信号不正常多由 I/O或网卡不良引起。
SUSCLK（挂起时钟）：南桥收到RSMRST#后，南桥内RTC电路便产生挂起时钟，用于芯片内部刷新电路刷新外部芯片的时钟。该信号在维修中可以忽略。
图 6 2. ME供电电路ME供电芯片PU3002（RT8065）的开启信号是桥发出的S_SLP_A#，也只有在桥发出S_SLP_A#后，ME供电芯片产生的P_+1.05ME_PGOOD_10才能通过0欧姆电阻PR3084向桥送出S_MEPWROK信号（通过PQ3020、PQ3021两个NPN三极管实现S_SLP_A#对S_MEPWROK信号传送的控制），“S_SLP_A#信号在待机状态下便由PCH产生”是该类型主板的特殊之处。 SLP_A#信号：桥发出的主动睡眠电路（Active Sleep Well，简称 ASW）电源开启信号，用于开启 ME模块供电 如果主板支持AMT并开启AMT功能，此信号会在触发前就产生；关闭AMT 功能，此信号在桥接收到O_PWRBTN#后发出的。 如果主板不支持AMT，SLP_A#悬空不采用。 ME供电电路故障不会影响触发，但是会造成反复重启不亮机。对于编写本文依照的主板“华硕B85-PRO GAMER”来说，BIOS默认情况下，ME供电电路是在待机状态下便工作的，所以放在此部分介绍；但是，ME供电电路又并不是触发的条件而是亮机的必要条件，而且很多主板是在触发后此电路才工作的，所以放在开机电路部分介绍，也是合适的。 “华硕B85-PRO GAMER”主板，其ME供电（包括P_+1.05ME_LX_10和P_+1.05ME_PGOOD_10），由芯片PU3002（RT8065）产生，该芯片的工作电源来自于由PQ300+PR1552(0欧)传送来的+5VSB_ATX；该芯片的工作开启信号是PCH发出的S_SLP_A#，该信号在待机状态下便由PCH产生。 S_SLP_A#是主板AMT主动管理技术模块复位的意思，如果主板没有AMT功能，该信号就悬空不采用。有的主板采用SLP_A#作为待机状态下USB口的供电开关。 ME供电正常后，PU3002（RT8065）还会向PCH发送S_MEPWROK信号——桥侧称为APWROK. 很多主板的ME供电是采用桥的1.05V或者有别于桥的1.05V供电的MOS管单独产生的，这样设计的话，ME供电在触发后才会有。 PU3002（RT8065）的工作原理。其供电来自于4脚的+5VSB_ERP。
图7 PCH的ME供电电路 三、按下开机键后
1. 触发电路如图 8，在待机状态下（也可参考图 4），+3VSB_ATX除了直接或者间接送往IO和PCH，以对这两个芯片的待机功能供电和复位桥ACPI功能以外，还经过排阻ORN214的8、7两脚送给前面板接线排针的开机针脚SW+(O_PWRBTN#IN)。在未按下开机键时，排阻ORN214的8-7电阻（8.2KOhm），起电压上拉作用，让SW+针上保持稳定的3.3V电压；在按下开机键时，排阻ORN214的8-7电阻，起限流作用，不至于对地有大电流通过。 前面板接线排针的开机针脚SW+还经过电阻OR210（100Ohm）连接IO芯片的第61脚（O_PWRBTN#IN_R，这个信号后缀为“_R”，表示相对于O_PWRBTN#IN，此脚为信号接收者），电阻OR210也是限流电阻，是让IO的61脚上残存的电荷不至于瞬间全部释放而对IO造成扰动。
图 8
⑨ PWRBTN#：当按下前面板的开关键时，前面板接线排针的开机针脚SW+与SW-（地线）被短接，IO的61脚上的电压由3.3V被拉低为0V，松下开关键，IO的61脚上的电压重新恢复为3.3V，这样就形成了① “高→低→高”的跳变信号；然后②IO稍作延迟会将该跳变信号通过60脚（O_PWRBTN#）直接发送给PCH的AK41脚，相当于通知PCH——“主人，有顾客上门了，准备接单干活吧！我要对你供电了，行吗？”图 10为 示波器同时抓取O_PWRBTN#IN_R和O_PWRBTN#的波形，从中可以看出O_PWRBTN#波形比O_PWRBTN#IN_R波形略有延迟。 ⑩ S_SLPS5#/11、S_SLPS4#/12、S_SLPS3#：PCH接到O_PWRBTN#这个通知，并且也收到了S_MEPWROK_PCH后，会产生S_SLPS5#信号，然后向IO和TPU先后发送⑤S_SLPS4#和⑥S_SLPS3#两个信号（即告诉IO：我的休眠、睡眠功能都已准备好了，随时可以苏醒以开始工作了，你全面供电吧）。 IO和TPU收到桥发出的S_SLPS4#和S_SLPS3#两个信号后，立即配合⑦将ATX供电的原来5V高电平的PSON#（O3_PSON#）拉低到0V; 于是，⑧ATX电源便进入全状态工作模式，开始输出+3V、+5V、+12V，CPU核心供电电路便开始工作。 13、VDIMM：内存供电是ATX电源便进入全状态工作模式后最先产生的供电，桥1.05V供电是对内存供电二次转换后得到的。内存电路分为两部分——5VDUAL供电控制电路+内存供电PWM电路。 5VDUAL供电控制电路，控制内存PWM电路的输入电源在S3状态下采用5VSB，而在S0、S1、S2状态下采用+5V。两种供电的切换受制于IO的71脚产生的O_3VSBSW#信号，这个信号在S3状态下为低电平。本部分电路细节见“图 11 内存5VDUAL电路+1.5VDUAL（PWM）电路”。
2. 内存供电电路
图 11 内存5VDUAL电路+1.5VDUAL（PWM）电路 +5VDUAL电路 此电路是为了实现在S3即STR状态（Suspend toRAM，挂起到内存）下，电源仍然继续为内存供电。 当系统处于S0、S1、S2状态下时，IO芯片的71脚输出经8.2K的PR636送来的3.3V高电平，NPN型三极管PQ617导通，拉低NPN型三极管PQ600的B极电压，PQ600截止，经8.2K电阻PR7027送来的+12V电压在N沟道MOS管PQ602的G极上得以保持，PQ602导通，将+5V输出到内存电压转换电路中；PQ617的导通，也同时拉低了PQ606的B极电压，PQ606截止，继而P沟道MOS管PQ604因G极保持了5VSB电压而截止，所以，在系统处于S0、S1、S2状态下时，5VSB并不送入内存电压转换电路中。注：PQ617导通，拉低PR600和PQ600的B极电压时，并不会拉低电压来源相同的IO的71脚电压，因为这两个分支电路中隔着PR7028这个8.2K的电阻呢。 当系统转入S3状态时，IO芯片经过内部电路将其71脚的电压拉低到地，于是PQ617截止，PQ600便获得由PR600送来的3.3V电压进而导通，这就导致PQ602的G极电压被拉低到0，PQ602截止，5VDUAL从+5V获得电压的这一通路被截断；但与此同时，NPN型三极管PQ606是导通的，PQ606的导通拉低了P沟道MOS管PQ604的G极电压到0，PQ604导通，将5VSB输出到内存电压转换电路中。
内存电压转换电路 华硕B85系列主板的内存供电通常采用RT8120PWM芯片。当给PWM芯片的第5脚和MOS管获得了5VDUAL供电后，芯片通过内部的误差放大器产生一个开启电压（让PWM芯片停止工作，只需在外部使用一个MOS管拉低此脚电压即可，本主板未设计这样作用的MOS管）。
图 12 内存电压转换电路
图 13 内存5VDUAL电路+1.5VDUAL（PWM）电路点位图截图 内存VTT供电
内存供电产生1.5V后，由线性稳压器PU202随之产生0.75V的+VTTDDR。线性稳压器PU202的型号为UP0109PS，可与APL5337代换，此芯片为8支脚，只要VIN、VCNTL、REFIN正常，输出端VOUT就会得到0.75V的电压。VCNTL脚的电压来自于产生内存供电的5VDUAL；REFIN脚电压是0.75V，由1.5V内存供电经两个1K的电阻分压得到，此脚电压还受控于3VSB和SLP_S3#。
图15 内存VTT供电电路点位图截图 3. PCH（南桥）供电B85主板PCH所需5种供电概述INTEL 929138/82B85/SR178（PCH）工作，需要3VSB_ATX（本主板称为+3VSB_ERP）、+1.05ME、+3V、1.5V（本主板称为+1.5VLX）、+1.05PCH共5种电压的供电给PCH内部不同的模块使用。本主板在待机时便获得了3VSB_ATX和+1.05ME；触发后，ATX电源的+3.3V即具备；1.5V由LDO转换得到；+1.05PCH则由“AS358运放+N沟道MOS管”组合得到。 14、VCC可能是指+1.05PCH和1.5V桥供电吧。
+1.5V供电PCH的1.5V供电，由线性稳压器PU301转换+3V供电得到，其基准电压由TPU（O2U1, KB3722Q）的29脚提供（P_+1.5VLX_REF_10）。
PU301这个LDO与转换+VTTDDR的PU202的型号一样，都为UP0109PS，只是这个PCH的+1.5VLX供电电路要简单一些。维修中遇到过TPU输出的P_+1.5VLX_REF_10电压过低，造成桥不工作的故障，换了TPU芯片好了的。
图 16 PCH的+1.5VLX供电电路图
图 17 +1.5V供电电路点位图截图 +1.05PCH供电+1.05PCH是从内存供电电压转换来的，转换的方式是“运放+N沟道MOS” 。这种直流电压转换方式比“PWM芯片+双MOS管”的方式成本要低，比使用LDO得到的电压更精确。
ATX电源输出+12V的瞬间，运放AS358（PU3001）同相输入端也从TPU（O2U1）获得1.05V的电压，此时MOS管PQ3008的S端尚无电压，这样，PU3001的7脚输出高电平，PQ3008导通；PQ3008导通后，从其S极输出的电压等于或超过1.05V后，此情况通过PC3014被PU3001的6脚（反相输入端）感知，PU3001的7脚便输出低电平，MOS管PQ3008则截止。这样在运放AS358（PU3001）的控制下，MOS管PQ3008的S端便总是输出1.05V的电压。
图 18 +1.05PCH供电电路图
图 19 +1.05PCH供电电路点位图截图 4. CPU核心供电CPU核心供电概述15、VccCore_CPU 桥供电1.05V_PCH正常后，经过转换电路送给VRM芯片作为开启信号，以便让VRM开始工作产生预设电压1.7V。 VRM主控芯片工作时序：VCC→ENABLE→SVID→PWM-VR_RDY； 协控芯片工作时序：VCC→EN→PWM→BST/DRVH/SWDRVL
备注：VR_RDY（电源准备好），此信号在VCORE产生之后才会产生，若没产生该信号，必须检查之前的每个步骤（主控芯片与协控芯片的工作条件）。
图 20 本主板核心供电PWM主控芯片和协控芯片引脚定义
VRM主控芯片工作时序描述 VRM主控芯片开启信号控制电路VRM主控芯片的开启供电来自于PR794（8.2K）传来的+1.05PCH，+1.05PCH电压能否传给VRM主控芯片的开启引脚，取决于P_VCORE_EN_S3_10、P_+12V_ CPU_RDY#_10、P_+12V_ RDY#1_10这3个因素。 当PCH发出S_SLPS3#高电平时，3.3V的高电平经10K电阻PR801后改名为P_SLP_S3#传递到NPN三极管PQ801的B极，PQ801导通，其C极电压被拉低为0；经10K电阻PR804与PQ801的C极相连的PQ802的B极的电压也随着被拉低为0，PQ802截止，所以此时PQ802的C极（P_VCORE_EN_10）上具有的+1.05PCH电压得以保持。如果桥给的P_SLP_S3#为0，即电脑处于睡眠状态，PQ802就会导通，其C极上具有的+1.05PCH电压便会被拉低为0，同时也拉低PQ734、PQ735两个三极管C极的电压为0。 当EATX12V（CPU的8针供电插座）获得到了+12V的+12V_CPU电压后，经过8.2K的电阻PR785与750欧的PR788分压得到0.84V电压后改名为P_+12V_CPU_RDY_10；再经过10K的电阻PR787，信号改名为P_+12V_ CPU_READY_10，然后连接到PQ731的B极，PQ731导通，PR783送给PQ731的C极的3VSB被拉低到0V；PQ731的C极与PQ734的B极直连，所以PQ734截止，那么，PQ734的C极（P_VCORE_EN_10）上具有的+1.05PCH电压得以保持。
EATXPWR12V（24针的ATX供电插座）的+12V电压经8.2K的PR782与750欧的PR780分压得到0.84V电压后，改名为P_+12V_ RDY1_10，再经10K的电阻PR781后，改名为P_+12V_READY1_10，并传给PQ730的B极，PQ730导通；阴PQ730的C极与PQ735的B极直连，也就拉低了PQ735的B极来自于22K电阻PR789传递来的+3VSB电压，PQ735截止，那么，PQ735的C极（P_VCORE_EN_10）上具有的+1.05PCH电压得以保持。
图 21 VRM主控芯片开启信号控制电路A
图 22 VRM主控芯片开启信号控制电路B VRM主控芯片各引脚定义和作用| VRM主控芯片各引脚定义和作用 | 当PQ734、PQ735、PQ802这3个NPN型三极管全部处于截止状态时，它们直连的C极才能同时保持从+1.05PCH获得的电压，这3个三极管的C极又与VRM芯片PU101的第1脚（P_VCORE_EN_10）直连，于是PU101得到了1.05V的开启电压。 VRM芯片ASP1252MNTXG第2脚为芯片工作供电，其来自于4.7欧姆的PR101送来的+5V； VRM芯片ASP1252MNTXG第3脚为H_PROCHOT#（CPU过温信号，该信号来自于IO监视，VRM芯片接收到此信号时，采取存储在CMOS寄存器中的设定动作）； VRM芯片ASP1252MNTXG的4、5、6脚为H_VIDDATA、H_VIDALERT#、H_VIDCLK，它们是CPU得到桥发来的H_CPUPWRGD信号（该信号可在HR68、HR13的1脚或者HC1的2脚检测）后，主动向VRM芯片传送SVID信息要用的引脚，这三个信号可在开机后使用 示波器测量； VRM芯片ASP1252MNTXG的7脚为P_SMB_DATA_4，经0欧姆电阻PR152与IO的76脚和TPU的32脚（O2_SMB1_DATA）直连，其电压经O2RN3的7、8脚传来的+3VSB； 第8脚为P_SMB_CLK_4，经0欧姆电阻PR153与IO的75脚和TPU的31脚（O2_SMB1_CLK）直连，其电压经O2RN3的5、6脚传来的+3VSB；第9脚为P_SMB_ALERT#，经1K的PR148获得+3V电压，这个引脚算是被上拉为3.3V空置。 16、SYS_PWROK（前几代主板上叫做VRMPWRGD，由PWM芯片发给PCH，其实叫做VRMPWRGD更好理解）：VRM芯片ASP1252MNTXG的10脚为P_VCORE_VROK_10，VRM工作正常后产生这个信号给PCH，其电压为经1K电阻PR138送来的+3V；其经8.2K电阻PR806送至PQ804的B极，使PQ804导通从而拉低N沟道MOS管PQ803的G极电压（由8.2K的PR803送来的5VSB），使PQ803截止，达到PQ803的D极能够保持住经1K电阻PR802送来的+3V电压，该电压送至TPU（O2U1）的48脚，同时经8.2K的O2R12送达PCH的SYS_PWROK脚（O2_VRMPWRGD），也经0欧电阻O2R11送至TPU（O2U1）的38脚（O2_VRMPWRGD_R）。 第11脚，P_VCORE_TM_10，Temp Monitor（Temp Sense），多相转换器的温度感应输入。通过0欧姆电阻PR175与热敏电阻PTR101（TH05-3H103HR，10K欧，在CPU供电下管PQ123的S极旁边）相连，但是该电阻并无电压来源，似被闲置。 第12脚，P_VCORE_OVP#_10，Over Voltage Protection过压保护，其通过10K电阻PR150与+3V供电相连，功能被闲置。 第13脚，P_VCORE_ADDR_10，地址编程引脚。通过95.3K的电阻PR176和0欧姆电阻PR182接地，对SVID地址做了编程配置。 第14脚，P_VCORE_PWM4_10，向协控芯片PU141发送PWM波形信号。 第15脚，P_VCORE_PWM2_10，向协控芯片PU121发送PWM波形信号。 第16脚，P_VCORE_PWM3_10，向协控芯片PU131发送PWM波形信号，其经69.8K电阻PR156接地的作用是什么？ 第17脚，P_VCORE_PWM1_10，向协控芯片PU111发送PWM波形信号，其经100K电阻PR157接地的作用是什么？ 第18脚，P_VCORE_DRM_10，驱动协控芯片PU141的引脚。通过49.9欧电阻PR1008、PR195、PR190、PR1012分别向4个协控芯片的驱动引脚（3脚）提供驱动电压+5V。 第19脚，P_VCORE_CSP1_10，相位1的电流均衡感测运算放大器的输入端。current balance sense amplifier for phase。 第20脚，P_VCORE_CSN1_R_10，相位1的电流均衡感测运算放大器的反相输入端。 第21脚，P_VCORE_CSP3_10，相位3的电流均衡感测运算放大器的输入端。 第22脚，P_VCORE_CSN3_R_10，相位3的电流均衡感测运算放大器的反相输入端。 第23脚，P_VCORE_CSP2_10，相位2的电流均衡感测运算放大器的输入端。 第24脚，P_VCORE_CSN2_R_10，相位2的电流均衡感测运算放大器的反相输入端。 第25脚，P_VCORE_CSP4_10，相位4的电流均衡感测运算放大器的输入端。 第26脚，P_VCORE_CSN4_R_10，相位4的电流均衡感测运算放大器的反相输入端。 第27脚，P_VCORE_VBOOT_10，通过PR101+PR164+PR170（20K欧）与接地电阻PR177（3K欧）形成的分压电路将+5V电压转换为0.65V 第28脚，P_VCORE_ICCMAX_10，核心输出的过流阈值设置。通过与电流感测比较器相连的电阻设置阈值。它通过10欧电阻PR130与4个相位的电流感测运放器的反相输入端相连。 第29脚，P_VCORE_CSP_10，核心总电流感测放大器的输入端。它与每相核心供电的输出端直连。 第30脚，P_VCORE_CSN_R_10，核心总电流感测放大器的反相输入端。它通过“0欧姆电阻PR128+28K电阻PR140”向本芯片31脚P_VCORE_VINSEN_10（总输入电流感测引脚）提供信息。 第31脚，P_VCORE_VINSEN_10，核心总输入电流的监视器。 第32脚，P_VCORE_IOUT_10，核心总输出电流的监视器。通过0欧姆电阻PR1000向TPU的21脚输出O2_IMONT信息。 第40脚，H_THERMTRIP#_R，过热跳闸信号，该引脚通过10K电阻PR1016接入+3V，被闲置。 第41-45脚，为接地引脚。 |
VRM协控芯片工作描述
本主板核心供电协控芯片（MOS管驱动IC）采用的是NCP81166MNTBG。下面描述以协控芯片之一PU111为例描述： | 工作时序： VCC→EN→PWM→BST/DRVH/SWDRVL | 图 23 核心供电协控芯片周边元件 | 图 24 核心供电协控芯片引脚定义 |
第1脚，P_VCORE_PWM1_10，从主控芯片的17脚（P_VCORE_PWM1_10）获得PWM波形信息（使用示波器检测），与100K欧的接地电阻PR157并联（起什么作用？），这个电阻短路，将导致PWM信号消失，MOS管将不能被驱动； 第2脚，接地脚； 第3脚，P_OD#1_10，开启信号引脚，从主控芯片的第18脚获得开启电压+5V； 第4脚，P_VCORE_VCC1_R_20，芯片工作电源输入，从+12V_CPU经过串联的两个小阻值电阻获得12V电压，这两个电阻若有断路，本芯片将不工作； 第5脚，P_VCORE_LG1_20，本协控芯片内部产生的下管驱动波形的输出脚，直接连接下管的G极，用示波器测量，若有波形但不正常，说明本芯片坏； 第6脚，P_VCORE_PHASE1_20，核心供电的输出引脚，后级连接电感和滤波蓄能电容，以便对CPU提供波形更加平稳的供电，在后级各个元件上测量电压都可以； 第7脚，P_VCORE_R_HG1_20，本协控芯片内部产生的上管驱动波形的输出脚，通过1欧电阻连接上管的G极（这个1欧姆电阻应该是起限流作用，其断路将造成上管不工作而无CPU供电输出，其短路应该影响不大），用示波器测量，若有波形但不正常，说明本芯片坏； 第8脚，P_VCORE_BST1_20，对MOS管G极供电的自举升压引脚。本芯片6脚在向CPU供电的同时，还通过串联的PC140电容+1欧姆电阻PR188与本引脚相连，实现对上管G极供电的自举升压，对G极的供电峰值会达到20V以上（在上管S极输出电流期间，对PC140电容充电，形成较高电压；上管关闭时，通过1欧姆电阻PR188对此引脚送电，才能使本芯片的第7脚始终有能力送出高于下管S极4.5V以上的电压）。这个自举升压电容若被击穿，将会导致CPU供电不稳而反复重启；这个1欧姆电阻应该是起限流作用，其断路或者阻值变大也会造成CPU供电不稳定。
5. 从PCH_PWROK到CPURST#
图25 从PCH_PWROK到PCIE_RST#时序概略图 当①PCH产生了O_PWROK并且②得到了+1.05PCH，就会③产生25MHz基准时钟，PCH会④将这个基准时钟调整为不同设备（功能部件）所需的频率发送给相应的设备； ⑤PCH发送S_DRAMPWRGD给CPU，电压0.94，在HR517和 HR516这两个分压电阻的第1脚可测到，S_DRAMPWRGD的电源来自+1.5VDUAL（内存1.5V供电）； ⑥PCH发送H_CPUPWRGD（CPU供电电源已准备好）给CPU，相当于桥告诉CPU：你的供电模块已具备了工作条件，你自己可以发出对它的工作要求（SVID）了，这个信号可在HR13的第1脚测到； ⑦CPU向其核心供电的PWM主控芯片（VRM）发送H_VIDDATA（检测点有110欧姆的HR4的第1脚、PR127的第1脚等，由VCCIO供电）、H_VIDCLK（测试点：54.9欧姆电阻PR123，由VCCIO供电）、H_VIDALERT#（测试点：44.2欧电阻HR6，由VCCIO供电）； 本主板在电源全面供电后， VRM芯片便开始工作了，此时正确获得了CPU的VID之后，便能够⑧向CPU输出准确的核心电压了； ⑨VRM芯片在稳定输出CPU核心电压后，通过子电路向PCH发送VRMPWRGD信号，电压3V； ⑩PCH获得高电平的VRMPWRGD信号后，发送高电平PCH_PLTRST#信号给TPU第10脚，并通过0欧姆电阻SR561给IO的第26脚，PLTRST#意思为主板各主要功能模块全都复位了，可以协同处理业务了； 11、高电平PCH_PLTRST#信号使HQ8截至，使CPU产生H_CPURST#高电平信号，参见图 17；
12、IO芯片得知平台已复位的信息后，通过内部电路，发送O_PCIRST#_PCIEX16_1、O_PCIRST#_PCIEX16_2、O_PCIRST#_PCIEX16_3，复位各PCIE设备。
从PCH_PWROK到CPURST#时序环节详述
图 26 华硕B85-PRO GAMER PSON#控制电路 | 说明： 1) PCH分别向IO和TPU发送S_SLPS4#和S_SLPS3#； 2) IO收到3.3V的S_SLPS3#时，通过内部电路将33欧小电阻OR211的2脚接地； 3) TPU收到3.3V的S_SLPS3#时，经过1K电阻O2R5向N沟道MOS管O2Q1发送高电平的O2_CUT_PSON#_R，O2Q1导通； 4) O2Q1导通后，ATX的16脚便与IO的63脚以微小的电阻相连，电压趋近于0，ATX电源便进入全状态工作模式，开始输出+3V、+5V、+12V，CPU核心供电电路也开始工作； 5) ATX电源进入全状态工作模式后，其第8脚便发送B_ATX_PWROK信号到IO的80脚； 17、PCH_PWROK：IO收到ATX电源发来的ATX_PWROK信号，并检测复位针和各路电压都正常后，发出PCH_PWROK（本板命名为O_PWROK）给桥的PWROK脚，电路细节描述如下： 6) IO的第80脚收到B_ATX_PWROK信号后，从82脚向SQ37的G极发出高电平O_PWROK_SIO；SQ37导通，其S极获得由1K电阻O2R5提供的3.3V电压，从而使PCH和TPU产生3.3V的O_PWROK信号，表示“ATX电源好+CPU核心供电控制芯片状态好”。 7) CPU核心供电PWM主控芯片PU101运行正常后，便从其1脚发出高电平P_VCORE_VROK_10信号，经PR806送到PNP型三极管PQ804的B极使其导通，从而截断PQ803，继而使TPU的48脚产生高电平的VRMPWRGD信号，接着，TPU便从38脚发出高电平的O2_VRMPWRGD信号给PCH和SQ36的G极，从而使SQ36导通，因为此时SQ37同时处于导通状态，所以SQ35的G极电压便被置为0V，因此SQ35截止； 8) SQ35截止，PCH和TPU便相当于接收到了3.3V高电平的O_PWROK信号。 注： 本板子的O_PWROK信号为高电平，不仅仅意味着ATX电源好，而且还意味着“CPU核心供电主控芯片已开始正常工作”。 TPU相当于辅助IO，有些像O_PWROK信号,USB节能等放在此IO上。华硕的TPU（Turbo Processing Unit）功能是一颗由华硕自主研发的控制芯片，其智能加速引擎能够自动侦测CPU和主板的超频潜力，快速且安全地提升PC性能，特别适合不熟悉BIOS手动超频的普通用户。华硕官方宣称TPU可以提升系统性能达37%，实测结果与这一宣称相近。 | 18、本主板的APWROK 信号（主动睡眠电路供电好，ACTIVE SLEEP WELL PWRER OK信号，当为高时，说明ASWSUB-SYSTEM<主动休眠子系统>系统稳定工作了），是在待机时便由PU3002（RT8065）第8脚发出的P_+1.05ME_PGOOD_10，经0欧姆电阻PR3084后改名为S_MEPWROK，然后再经一个0欧姆电阻SR519改名为S_MEPWROK_PCH送达PCH的APWROK脚。 | 19、DRAMPWROK：PCH发送S_DRAMPWRGD给CPU，电压0.94，在HR517和 HR516这两个分压电阻的第1脚可测到，S_DRAMPWRGD的电源来自+1.5VDUAL（内存1.5V供电）； 20、25MHzCrystal Osc：当PCH产生了O_PWROK并且得到了+1.05PCH，就会产生25MHz基准时钟（把这个信号放在时序的这个环节，是在这个环节基准时钟必须已经产生的意思，而非必须产生于此时）； 25MHz时钟电路与RTC时钟电路类似，由晶振SX2、反馈电阻SR14（1M）、谐振电容27Pf的SC8与SC9组成，区别是RTC时钟电路中反馈电阻的阻值是10M欧。 21、PCH Output Clocks：PCH将25MHz这个基准时钟调整为不同设备（功能部件）所需的频率发送给相应的设备，这些信号如：S_V_DDCA_CLK、F_SPI_CLK、L1_SMBCLK、A_Z_BITCLK、S_HDMI_D_CTRL_CLK、S_DP_HDMI_C_CTRL_CLK、S_DVI_B_CTRL_CLK等，其他如右图； 22、PROCPWRGD：PCH发送H_CPUPWRGD（CPU供电电源已准备好）给CPU，相当于桥告诉CPU：你的供电模块已具备了工作条件（此时，已经产生了1.7V的预设核心电压），你自己可以发出对它的工作要求（SVID）了，这个信号可在HR68、HR13的1脚或者HC1的2脚检测到；PROC=处理器全称Processor。 时序的以下环节，必须已经安装了CPU 23、CPU SVID：这是一套信号，包括H_VIDDATA、H_VIDALERT#、H_VIDCLK，它们是CPU得到桥发来的H_CPUPWRGD信号后，主动向VRM芯片（ASP1252MNTXG的4、5、6脚）传送的，这三个信号可在开机后使用示波器测量；这3个信号的供电来自于+VCCIO_CPU（1.05V）。 24、vcccore_CPU：VRM芯片将CPU核心供电电压调整至SVID指定的值，这个值可在BIOS中看到，或者使用系统监测软件查看，无法在主板上测量到； 25、PLTRST#：桥发出3.3V的PCH_PLTRST#信号给IO的26脚，在OC502的第2脚可以测到这个信号； 26 、PLTRST_PROC#：就是CPURST#，PLTRST#置高后，桥便发出这个令CPU复位的信号，PROC是Process的略写。两个信号的关联电路见“图 17 CPURST#信号产生及部分LED状态灯点亮电路图”。高电平PCH_PLTRST#信号使HQ8截至，使CPU产生H_CPURST#高电平信号。 | 图 27 PCH输出的系统各时钟列表 |
CPURST#信号产生及部分LED状态灯点亮电路图
图 28 CPURST#信号产生及部分LED状态灯点亮电路图
6. CPU外围供电
当+1.05PCH电压产生后，还需要产生两个电压给CPU内部使用，这两个电压是+VCCIO_CPU（总线电压）和VCCST（维持电压），这两个电压通过0欧姆电阻转换得到。
图29 1. CPU外围供电电路图 +VCCIO_CPU供电该供电为H_VIDDATA、H_VIDCLK、H_VIDALERT#、H_PROCHOT#（处理器过热，PROC是Process的略写）、H_CPURST#等诸多CPU信号提供1.05V电压，与IO芯片（NCT6791D）的119脚相连。
该供电来自于+1.05PCH，但是只有HR510这个电阻位的1脚与+1.05PCH相连，从点位图上没有发现其他实际链路，而HR510这个电阻并未置件，难道这个电阻位的1、2脚在板层内相连了？需要测量求证。+VCCIO_CPU的测试点可选择HR510焊盘的第2脚等下图点位：
图 30 +VCCIO_CPU电压检测点 VCCST供电
VCCST没有电压，CPU也不能复位。
图 31 VCCST供电电路图 四、 CPU复位以后 1. 复位PCIE插槽
IO芯片获得平台已复位的信息后，通过内部电路，发送O_PCIRST#_PCIEX16_1、O_PCIRST#_PCIEX16_2、O_PCIRST#_PCIEX16_3到相应PCIE插槽的A11脚，复位各PCIE设备。维修中，常常测量A11脚是否有了3.3V电压，若有就说明桥已将自己复位的信息通知了IO，而且IO也复位了PCIE设备。
图 32 PCIRST#_PCIEX16信号来源图 2. 内存复位内存复位是CPU读取BIOS的紧前条件。内存复位信号，有的板子由CPU（AK22脚）通过一个电阻传送给内存的168脚（比如华硕和华擎B85的板子），有的板子则是每个内存槽的168脚与CPU的AK22脚直接相连（比如V星B75和B85的板子，板子上看着电阻位没有置件，实则电阻位的两个脚已被短接）。其电压的来源可能是CPU引脚，但是此引脚有电压并不意味着内存复位就成功了，使用示波器上能捕获到复位动作的波形才能确定内存被复位。 下图为内存复位的短暂波形。
内存复位要求4个条件：CPU运行正常、CPU座的AK22针脚与CPU的相应触点接触良好、CPU座的AK22针脚与内存槽的168脚间的无断路、内存条良好且与内存槽接触良好。
图 33 内存复位波形图 3. 读取BIOS
BIOS被系统正确读取的条件PCH与BIOS相连的触点没有虚焊、PCH与BIOS相连的触点与BIOS引脚间无断路、BIOS芯片无损坏且BIOS软体正确、BIOS供电正常。
BIOS引脚定义及正常电压
图 34 BIOS引脚定义及正常电压 使用示波器观察BIOS是否被正常读取
判断BIOS是否被正常读取，看波形是比较稳妥的：通常BIOS读取需要数秒，CMOS被重置后，可能需要10秒以上的时间，读取期间都会有波形出现，如果只有短暂的波形甚至示波器上只是出现电压毛刺，都说明BIOS未被正常读取。
五、亮机的最后要求——桥输出显示信号到图形接口如果使用核显，前面的条件都具备，仍不亮机的话，就要怀疑桥和板载显示接口周边电路的问题。使用核显，红绿蓝信号以及行场同步信号都是桥发出的。 如果使用独显，因为PCIE接口的数据传输都是与CPU直接通信的，数据方面与桥没有关系，但是时钟、总线等信号依然是桥给的，所以使用独显不显示也不能忽视了桥的问题。 前面的条件都具备，仍不亮机的话，很多情况是桥的与图形信号相关的个别触点虚焊造成的，可以先加焊桥试试，不行再查其他原因。
| 
[复制链接]
狗仔卡
发表于 2024-12-5 23:49:20
支持！
反对！
收藏
分享
帖子提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
发表于 2024-12-6 09:31:53
