发现一个很茅盾的图纸

会员849719 · 发表于 2018-9-24 21:42:28

您需要登录才可以下载或查看，没有帐号？注册

x

看这个内存的主供电、VTT|、VTTREF的产生条件，VTT的产生前提是S5这个控制要高电平，然后S3也要高电平

再看这个时序图，VTT的0.675VS的产生后才有SYSON，而这个SYSON是控制S5的，DDR_VTT_PG_CTRL是控制S3的

内存VTT产生的条件顺序是S5到S3到VTT，意思是SYSON到DDR_VTT_PG_CTRL到0.675VS，怎么跟时序图冲突了？

会员10513 · 发表于 2018-9-25 08:49:34

我觉得没有问题的啊，你看时序图上SYSON高电平的那一刻，0.675vs的电压还为0呢，明显0.675vs电压出来得比SYSON晚呀

会员849719 · 发表于 2018-9-25 10:11:19

浙江男孩发表于 2018-9-25 08:49
我觉得没有问题的啊，你看时序图上SYSON高电平的那一刻，0.675vs的电压还为0呢，明显0.675vs电压出来得比SY ...

好吧。。。还真是这样。。。那现在控制芯片这个S3有高电平，S5脚0V，主板已经有开机动作，待机电压3、5V出来了,内存和CPU供电没有，应该是修好内存就行。没有桥的，只有IT8585VG这个EC和一个Core M处理器,请问是不是就EC直接控制S5脚的呢？没图纸

会员34709 · 发表于 2018-9-26 08:36:04

浙江男孩发表于 2018-9-25 08:49
我觉得没有问题的啊，你看时序图上SYSON高电平的那一刻，0.675vs的电压还为0呢，明显0.675vs电压出来得比SY ...

我觉得是时序图画错
你看1.35比0.675还起来的迟呢