- 积分
- 206
- 下载分
- 分
- 威望
- 点
- 原创币
- 点
- 下载
- 次
- 上传
- 次
- 注册时间
- 2012-8-21
- 精华
|
10#
发表于 2012-11-24 12:45:39
|
只看该作者
来自: 安徽合肥 来自 安徽合肥
时钟:1、时钟芯片各模块供电;2、高电平开启信号(CLK3_PWRGD);3、14.318MHZ基准晶振起振;4、CHP3_CPUSTP#和CHP3_PCISTP#为高电平;5、SMB3_CLK和SMB3_DATA为高电平3.3V
复位:VRM3_CPU_PWRGD 和KBC3_PWRGD在南桥内部相与,一路产生CPU1_PWRGDCPU到CPU,另一路延时产生平台复位PLT3_RST#.北桥收PLT3_RST#后发出CPU1_CPURST#;
我的水平有限,不知道对不对。 |
|