Intel 7 Series PCH内部引脚信号解释

会员240202

Intel 7 Series PCH内部引脚信号解释

PCIE模块：

　　PCIE总线是取代PCI总线的，它是P2P（点对点）传输，在任何时候只有两个设备可以使用该总线，因此不需要总线请求，它们在传输数据是怎么样来确定数据的高、低电平的呢？它是利用D+ - D->0表示高电平，D+ - D- < 0表示低电平，如果D+ - D- = 0时表示三态。中间是通过耦合电容传输。

　　在维修过程中，可以通过测量耦合电容左右两边的对地值来判断故障，在测量电容的时候，可以两个笔表同时夹着测量，这样可以减少测量的工作量，相同链路、相同方向的阻值是一样，如果电容一端空焊，那么所测得的值是无穷大，如果电容一端短路，那么所测得的值会比正常值偏小。

　　另外，电容同一端的电压要一致，如果不一致，说明相连设备有异常。PCIE是差分传输，一个发送对、一个接收对为X1，四根线，X16就是64根线。

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图1

Controller Link模块：

　　这是给ME使用的，这就是ME模块，用来支持AMT主动管理技术

　　1、CL_RST1#（Controller Link Reset）：控制器复位，用于连接到无线LAN设备，用于支持AMT主动管理技术；

　　2、CL_CLK1（Controller Link Clock）：双向时钟信号，用于连接到无线LAN设备，用于支持AMT主动管理技术；

　　3、CL_DATA1（Controller Link Data）：双向数据信号，用于连接到无线LAN设备，用于支持AMT主动管理技术。

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图2

SMBUS模块：

　　SMBUS系统管理总线：用于收集硬件设备的一些信息，比如：屏的参数、显卡的参数、硬盘的参数、内存的参数、以及用户的密码、主板的串号……由三个信号组成，在工作的时候，只用两条线通讯。

　　1、SMBALERT# / GPIO11：SMBUS报警信号，这个信号用于系统唤醒，或产生SMI#（系统管理中断）信号，也可用于GPIO功能；

　　2、SMBCLK：SMBUS时钟，外部必须要有上拉电阻；

　　3、SMBDATA：SMBUS数据，外部必须要有上拉电阻；

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图3

　　4、SML0ALERT# / GPIO60：从下面的INEL官方白皮书可以看到，这组信号属于系统管理类，由内部网络控制器发出给外部网卡的，外部必须要有上拉电阻，支持iAMT功能的机器，需要用通过远程对电脑进行维护时，就会用到此类信号（如ThinkPad T420），此信号也可作为GPIO使用；

　　5、SML0CLK：链接到外部网卡的系统管理总线（时钟线），外部必须要有上拉电阻；

　　6、SML0DATA：链接到外部网卡的系统管理总线（数据线），外部必须要有上拉电阻；

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图4

　　7、SML1ALERT#  / PCHHOT# / GPIO74：系统管理链路报警，ME SMBUS控制器到EC或BMC（Baseboard Management Controller），外部必须有上拉电阻，也可以用于PCHHOT#或GPIO74。支持iAMT功能的机器，需要用通过远程对电脑进行维护时，就会用到此类信号（如ThinkPad T420），需要用到此类信号时，当此信号为低电平时作为SML1ALERT#使用，当此信号为高电平时作为PCHHOT#使用，两个功能都用不上的时候可当作GPIO使用。

　　8、SML1CLK / GPIO58：ME链接到EC或BMC的SMBUS时钟，外部必须要有上拉电阻，此脚可作为GPIO使用；

　　9、SML1DATA / GPIO75：ME链接到EC或BMC的SMBUS数据，外部必须要有上拉电阻，此脚可作为GPIO使用；

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图5

CLOCKS时钟模块：

　　在HM5X里面，PCH可以输出部分时钟，但不是所有时钟，PCH里面并没有真正的时钟发生器，它里只是个PLL锁相环。所以在HM5X里面，它需要多组时钟输入。到了HM6X以后，PCH里面全集成时钟，完全不需要外置时钟芯片。

　　以下五组时钟输入信号，在PCH采用25M晶振的时候，这五组时钟信号一般通过电阻接地，否则PCH会工作不良。如果PCH没有采用25M晶振时，这5组时钟信号就需要外部输入：

　　1、CLKIN_DMI_N\CLKIN_DMI_P：DMI模块100M差分时钟输入，用于DMI总线工作，此时钟必须符合PCIE2.0规范；

　　2、CLKIN_GND1_N\CLKIN_GND1_P：时钟接地信号，HM5X以前没有这个信号，可以忽略；

　　3、CLKIN_DOT_96N\CLKIN_DOT_96P：来自时钟芯片的96M差分参考时钟，供给 PCH 用于产生CLKOUT_PCI0~4 五组33M时钟信号、USB模块48M，声卡 24M等等时钟输出

　　4、CLKIN_SATA_N\CLKIN_SATA_P：SATA模块差分时钟100M输入，用于SATA模块工作；

　　5、REFCLK14IN：来自时钟芯片的14.318M参考时钟,单线输入，用于PCH内部计时器的基准时钟，来控制时序的；PCH如果采用25M晶振，将会经过内部时钟发生器进行分频、倍频，分成各组时钟输出，PCH输出的时钟一般分为两种形式，一种是单线\单端输出，另一种是双线输出的差分时钟

　　6、CLKIN_PCILOOPBACK: 33m返回时钟,用于PCH 输出复位的基本条件

　　7、CLKOUT_PCIE[7:0]_N\CLKOUT_PCIE[7:0]_P：这是8组PCIE差分时钟100M，给PCIE总线上的各个设备使用，如无线网卡、有线网卡等，但是每一组PCIE差分时钟都需要收到相应的时钟请求才输出；

　　8、PCIECLKRQ0#~PCIECLKRQ7#：时钟请求，低电平有效。只有请求信号为低电平时，才会输出相应的PCIE时钟信号，如果不采用，这些请求信号要为高电平，不能直接悬空，这些请求信号也可以作为GPIO使用；

　　9、CLKOUT_PEG_A_P\ CLKOUT_PEG_A_N~~ CLKOUT_PEG_B_P\ CLKOUT_PEG_B_N：两组PCIE的100M差分时钟，专门给显卡用的，也要收到相应的时钟请求信号（PEG_A_CLKRQ# / GPIO47、PEG_B_CLKRQ# / GPIO56）才会输出；

　　10、PEG_A_CLKRQ# / GPIO47、PEG_B_CLKRQ# / GPIO56：时钟请求，低电平有效。只有请求信号为低电平时，才会输出相应的PCIE时钟信号，如果不采用，这些请求信号要为高电平，不能直接悬空，这些请求信号也可以作为GPIO使用

　　11、CLKOUT_DMI_P、CLKOUT_DMI_N：这是PCIE的100M差分时钟，输出给CPU的DMI\BCLK总线使用，不用时钟请求信号，PCH条件正常即可输出；

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图6

　　12、CLKOUT_DP_P、CLKOUT_DP_N：这是120M差分时钟，送给CPU的显示端口使用，不用时钟请求信号；

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图7

　　13、CLKOUT_ITPXDP_N、CLKOUT_ITPXDP_P：这是100M送给诊断口、测试口调试用的，不用管它。

　　14、FLEX CLOCKS可变时钟：CLKOUTFLEX0~CLKOUTFLEX3这四组时钟可通用软件来设置它输出33 MHz,、48 MHz 、24 MHz 或 14.31818 MHz、27 MHz的频率；

　　15、XTAL25_IN、XTAL25_OUT：25M晶振引脚；

　　16、XCLK_RCOMP：外接90.9欧精密补尝电阻，外接供电，补尝的作用就是让一个电路在动态的时候能够维持稳定状态，如果没有补尝，那这个电路就会工作不稳定；

　　17、CLKOUT_PCI0~CLKOUT_PCI4：这里是5组33M的PCI时钟输出，一般会送给EC、DEBUG和PCH的CLKIN_PCILOOPBACK脚;

下面是INTEL官方的时钟分布图：

登录/注册后看高清大图

Intel 7 Series PCH内部引脚信号解释　图8

本文由迅维网（黄鑫船）提供

会员1085227

感谢楼主分享经验