迅维网

DDR扫盲——DDR3基础知识

hcrt 2017-9-23 09:31


  Burst Length为固定的BC4和BL8,它们在“on the fly”能够和读命令或者写命令通过A12/BC引脚进行选择。


「精品博文」DDR扫盲——DDR3基础知识

  RL为总的读取潜伏期,其被定义为Additive Latency(AL)+CAS Latency(CL);

  CAS Latency为读取潜伏,为内部读命令和第一个bit有效数据输出之间的时钟周期;

「精品博文」DDR扫盲——DDR3基础知识


「精品博文」DDR扫盲——DDR3基础知识


  Additive Latency为附加潜伏期,它的作用为使命令和数据总线更有效,即允许读或者写命令紧跟有效命令;


「精品博文」DDR扫盲——DDR3基础知识


  CAS Write Latency(CWL)列写潜伏期,被定义为内部写命令和第一个bit有效数据输入之间的时钟周期延时;DDR3 SDRAM 不支持半周期潜伏,总的写潜伏为Write Latency(WL)=Additive Latency(AL)+CAS


「精品博文」DDR扫盲——DDR3基础知识


  tDQSCK是差分时钟的交叉点到数据选通脉冲的交叉点的时间;
  tQSH是DQS的差分输出高电平时间;
  tQSL是DQS的差分输出低电平时间;
  tDQSQ是最近数据选通脉冲到数据有效的时间;
  tQH是数据选通脉冲到最早的无效数据无法正确判断数据是否为1的时间;


「精品博文」DDR扫盲——DDR3基础知识

  读时序


「精品博文」DDR扫盲——DDR3基础知识

  ODT(On-Termination)提供打开和关闭终结电阻的功能,该功能只为DQ、DQS、/DQS和DM管脚开放;


「精品博文」DDR扫盲——DDR3基础知识

  地址/命令建立时间、保持时间和降额
  tis(total setup time)=tis(base)+ tis
  tih(total setup time)=tih(base)+ tih


「精品博文」DDR扫盲——DDR3基础知识

  数据建立时间、保持时间和降额
  tDS(total setup time)=tDS(base)+ tDS
  tDH(total hold time)=tDH(base)+ tDH

「精品博文」DDR扫盲——DDR3基础知识


158

雷人

握手

鲜花

鸡蛋

路过
收藏
来自: 今日头条
发表评论

最新评论

引用 青春维修 2017-9-23 09:31
好文章

发表评论

登录 后可参与评论
返回顶部
附近
店铺
微信扫码查看附近店铺
维修
报价
扫码查看手机版报价
信号元
件查询
点位图 AI维修
助手



芯片搜索